全球三大芯片製造商與其他幾家領先科技公司本周四宣布，他們將組建一個聯盟，在下一代芯片封裝和堆疊技術方面展開合作，這是半導體製造中芯片安裝到印刷電路板上並組裝進電子設備之前的最後一步。
據日經新聞報道，英特爾、台積電和三星將攜手共同打造一個先進芯片封裝技術的行業標準，這是打造更強大電子設備的下一個關鍵戰場。
世界領先芯片廠商之間的罕見合作突顯出業界目前對這些技術的重視程度。全球頂級芯片開發商和科技巨頭——從AMD、高通和Arm，到Google Cloud、Meta和微軟——也將加入該聯盟，全球最大的芯片封裝和測試服務供應商日月光科技控股公司也將加入該聯盟。
該聯盟表示對更多公司加入其中持開放態度。
以前，芯片封裝被認為沒有芯片製造本身那麼重要，技術要求也不高。但隨着三星、英特爾和台積電等全球頂級芯片製造商尋求生產更強大的芯片，該領域已成為它們的主要戰場。
到目前為止，半導體的發展主要集中在如何將更多的晶體管壓縮到芯片上——一般來說，更多的晶體管意味着更強的計算能力。但隨着晶體管之間的距離縮小到只有幾個納米，這種方法變得更具挑戰性，導致一些人預測摩爾定律即將終結，摩爾定律假設芯片上的晶體管數量每兩年翻一番。因此，如何將不同功能和特性的微型芯片以最有效的方式封裝和堆疊在一起，已成為大多數芯片製造商熱衷攻破的關鍵領域。
這一新聯盟的目標是建立一個被稱為Universal Chiplet Interconnect Express（UCIe）的單芯片封裝標準，以創建一個新的生態系統，並促進封裝和堆疊技術領域的合作。將不同類型的芯片（或所謂的小芯片）更好地組合在一個封裝中，可以創造出更強大的芯片系統。
UCIe將提供一個完整的”die-to-die”互連標準，使最終用戶能夠輕鬆地混合和匹配小芯片組件。這意味着他們將能夠使用來自不同供應商的部件來構建定製的片上系統（SoC）。一個單獨的芯片在被封裝之前被稱為die。
參與該聯盟的Google和AMD都是首批採用台積電最先進的3D芯片堆疊技術的公司。
尚未加入該聯盟的蘋果公司，是首家使用台積電在2016年自研的首批芯片封裝技術的公司，並繼續在其最新款iPhone處理中使用了這些技術。
報道稱，尚未加入該聯盟的中國科技巨頭華為也在努力自研尖端芯片堆疊和封裝技術。
