據國外媒體報道，在2月份有報道稱台積電的3nm工藝遇到良品率難題，可能影響到AMD、英偉達等部分客戶的產品路線圖之後，又出現了三星電子3nm工藝的良品率遠不及預期的消息。韓國媒體的報道顯示，三星電子3nm製程工藝的良品率，才到10%-20%，遠不及公司期望的目標，在提升3nm工藝的良品率方面，也陷入了掙扎。
資料圖（三星與 IBM 合作研發 3nm GAAFET 晶體管工藝）
三星電子和台積電是目前已順利量產5nm工藝，並在推進3nm工藝量產事宜的晶圓代工商，與台積電繼續採用鰭式場效應晶體管（FinFET）架構不同，三星電子3nm工藝採用的是全環繞柵極晶體管（GAA）技術。
在全球晶圓代工市場份額連續多年遠不及台積電的三星電子，對他們的3nm製程工藝寄予厚望。在去年6月份就曾有報道稱，三星電子的3nm工藝已成功流片，距離量產又更近了一步，計劃在今年6月份開始量產。
不過，三星電子3nm工藝的良品率遠不及預期，還只是外媒的報道，並不是三星方面公布的消息。但如果三星電子3nm工藝的良品率，真如外媒報道的那樣遠低於目標，可能也會影響到最終的交付量，進而影響相關廠商的產品路線圖。
值得注意的是，在今年2月份曾有報道稱，三星重要客戶高通明年將推出的3nm工藝應用處理器，將交由台積電代工，同時由於4nm工藝的良品率低，高通也已將部分驍龍8 Gen 1交由台積電代工，不再由三星電子獨家代工。