在近日舉辦的年度 Hot Chips 半導體會議上，三星內存部門在一份 PPT 中，詳細介紹了他們在 DDR5 內存模組上取得的最新進展。其中包括了一款單條容量 512GB 的 DDR5-7200 內存模組，可知其專為服務器和企業級應用而設計，較當今市面上高端的 256GB 內存模組更進了一步。不過為了實現這一目標，該公司還引入了一些新的功能特性。
AnandTech 指出，DDR5 內存模組的標準運行電壓為 1.1 V 。而三星的單條 512GB 內存模組，也遵循了標準的 JEDEC DDR5-7200 時序。
需要指出的是，JEDEC 尚未正式頒布 DDR5-7200 標準，而是只有 DDR5-6400 。不過未來應該還有 DDR5-7200 等佔位，預計時序在 50-50-50 到 60-60-60 之間。
此外每個 DDR5 標準都提供了 -A、-B、-C 三個衍生版本，比如 DDR5-6400A 的時序為 46-46-46 ，但 DDR5-6400C 的時序就放寬到了 56-56-56 。
作為演示的一部分，三星表示在其 DDR5 內存模組中引入了 Same-Bank 刷新（SBR）技術，從而將 DRAM 總線連接的效率提高了近 10%（輔以特定頻率下的最佳能效表現）。
其次，為支持 DDR5 更高的內存傳輸速率，三星還推出了新的決策反饋均衡器（DFE）以獲得更好的信號穩定性。其允許更多可變的數據路徑位置，以及每引腳校準技術。
增加內存容量的一大好處，就是可將更多的內存堆疊到一起。以三星為例，該公司稱可將 8 顆 DDR5 芯片堆疊到一起，同時佔用小於 4 顆 DDR4 芯片的空間。
顯然，這得益於減少每個裸片的厚度、以及新穎的硅通孔連接拓撲結構而實現。這些拓撲結構可將裸片之間的間隙減少多達 40%，結合有助於提升散熱表現的新技術。
供電方面，我們得知為了進一步降低電壓與功耗，JEDEC 新標準還將電源管理芯片（PMIC）從主板端挪到了 DDR5 內存的 PCB 上。
這不僅使得內存模組製造商能夠更嚴格地控制內存的供電需求和消耗，還使得 DDR5 內存可在電壓調節能力上擺脫廉價主板的縮水困擾。
以三星 512GB DDR5 內存為例，其使用了更加高效的 PMIC 芯片。作為一家行業龍頭企業，該公司電子部門擁有豐富的設計經驗。
板載 PMIC 不僅有效降低了噪聲影響，還使之能夠在較低的電壓下運行。此外 DDR5 內存模組已標配片上 ECC（ODECC）校驗功能。
需要指出的是，這並不是在 DDR5 內存模組上真正啟用了 ECC 功能，因為它仍需藉助額外的物理內存和受保護的總線。即便如此，三星還是宣稱將誤碼率（BER）降低到了百萬分之一（10^-6）。
在演示文稿的末尾，三星指出首批 512GB DDR5 內存模組有望在 2021 年底前做好量產準備。至於是否為 DDR5-7200 的規格，目前暫不得而知。
最後，三星預計 DDR4 / DDR5 內存市場的代際交替將於 2023 ~ 2024 年間發生，這與其它分析師的預測保持一致。