專註於芯片設計和驗證的集成電路知識產權供應商Synopsys最近為其DDR5和DDR4以及使用5納米製造技術的下一代系統級芯片控制器創建了一個新的物理接口。這將使製造SoC的廠商能夠利用5納米節點獲得對DDR5和DDR4內存的額外支持。Synopsys目前是該接口的領導者，提供高達6400MT/s的數據傳輸率。
Synopsys使用內部的DesignWare IP，為芯片開發商提供服務，無論是SoC、SSD控制器還是CPU，都可以將物理接口和控制器IP安裝到5納米架構中，並確保所有系統使用Synopsys提供的經過驗證的IP正確處理。
DesignWare IP結構包括一個用於DDR5和DDR4內存模塊的控制器，具有命令調度器、雙通道支持、ECC內存（可選）、內存協議處理器和DFI 5.0物理接口。它具有64個CAM條目，用於讀取和寫入內存模塊，以及處理低至8個時鐘周期的各種延遲水平。
Synopsys DesignWare IP是利用Arm AMBA 3.0 APB接口進行編程的。該公司還利用設計和重用程序提供經過硅驗證的DDR5和DDR4物理層。該應用支持高達6400MT/s的數據傳輸率和內存的子系統，在它的結構中允許多達四個物理等級，其物理控制器及其物理控制器支持所有JEDEC標準的DDR5和DDR4運用。
