10月14日消息，據國外媒體報道，三星電子採用全環繞柵極晶體管架構的3nm製程工藝，已在6月30日開始初步生產芯片，所代工的首批晶圓，在7月25日正式發貨。在3nm製程工藝開始量產之後，三星電子芯片製程工藝研發的重點，就將集中在更先進的2nm製程工藝上。
對於三星電子的2nm製程工藝，有外媒在報道中稱，他們正計劃將背面供電網絡 (BSPDN) 這一技術，用於2nm製程工藝。
從外媒的報道來看，三星的研究員Park Byung-jae，在上周的SEDEX 2022上就介紹了這一技術，他表示在晶圓代工方面，技術從高k金屬柵極平面FET發展到FinFET（鰭式場效應晶體管），再到MBCFET（多橋通道場效應晶體管），現在則是BSPDN。
不過，與10nm製程工藝開始採用的FinFET和3nm製程工藝開始採用的MBCFET技術不同，背面供電網絡並不是晶體管架構技術，它是將供電網絡從前端移動移到後端的技術，利用芯片的背面。
背面供電網絡技術，最初是在2019年作為一種概念推出的，而在2021年，公開的一篇有關2nm製程工藝技術的論文中，引用了這一技術。
論文的數據表明，同將供電網絡布局在正面相比，採用背面供電網絡技術的2nm製程工藝，可使芯片的性能提升44%，能效提升30%。論文還指出，將供電網絡等功能移至芯片的背面，能解決僅使用正面造成的布線堵塞問題。