台積電打響先進封裝“攻堅戰”

集微網消息,如果說此前封裝技術還被認為是歸於產業鏈後端流程的技術,現在“時代變了”。台積電在官網關於3D封裝如此介紹,計算工作的負載在過去十年中的發展可能比前四個十年都要大。雲計算、大數據分析、人工智能 (AI)、神經網絡訓練、人工智能推理、先進智能手機上的移動計算甚至自動駕駛汽車,都在推動計算向極限發展。

在這過程中,封裝技術也被推向了創新的前沿,其對產品的性能、功能和成本有着至關重要的影響。也因此,封裝技術不再是後端流程的“專屬”,晶圓代工巨頭也開始紛紛入局。

晶圓代工龍頭台積電在先進封裝的超前布局

近日,因為疫情因素,行業熱點大會Hot Chips 33 在線上展開。台積電Pathfinding for System Integration副總經理余振華主要分享了台積電的chiplet(小芯片)和3D封裝技術。

余振華介紹了台積電3D Fabric技術平台的細節,該技術平台包含台積電前端芯片堆疊SoIC技術和後端先進封裝CoWoS和InFO技術。

其實,早於2020年,台積電就表示已整合旗下 SoIC、InFO 及 CoWoS 等 3D IC 技術平台,並命名為“3D Fabric”。

台積電打響先進封裝“攻堅戰”

根據PPT展示,SoIC技術包括CoW和WoW兩種鍵合方式。根據互連方式的不同,InFO可以分為InFO-R和InFO-L兩種;CoWoS則分為CoWoS-S、CoWoS-R和CoWoS-L三種。

台積電打響先進封裝“攻堅戰”

余振華認為,封裝領域正在發生新的變化,主要包括以下兩點:

-小芯片和 3D先進封裝技術將會開啟一個新時代;

-從 CMOS 轉變到 CSYS(互補系統、SOC 和小芯片集成),可以實現從摩爾到超越摩爾的過渡;

台積電打響先進封裝“攻堅戰”

台積電還對3D Fabrics進行了更新。隨着時間發展,台積電的先進封裝技術也會從InFO和CoWoS變為SoIC+InFO、SoIC+CoWoS的方式。台積電還介紹了包括擁有針對移動AP的InFO_B (Bottom Only)技術和針對HPC的chiplet集成技術InFO-R/oS的更新。

台積電打響先進封裝“攻堅戰”

面向超高性能的計算系統,台積電也提供了InFO_SoIS和InFO_SoW兩種技術。並且,該技術可以確定使用在tesla最新的AI芯片上。

台積電打響先進封裝“攻堅戰”

值得一提的是,InFO_SoW是業界第一個全晶圓異質集成技術,在帶寬密度和PDN阻抗上具有顯著優勢。

台積電打響先進封裝“攻堅戰”

接下來是CoWoS-S封裝技術。該技術已經量產超過十年,且擁有極高的良率和質量,能夠為先進的SoC和HBM集成提供友好支持。

台積電打響先進封裝“攻堅戰”

台積電預計將在今年晚些時候發布第5代 CoWoS-S 封裝解決方案,這將使晶體管數量比第 3 代封裝解決方案增加 20 倍。新封裝將增加3倍的中介層面積、8 個 HBM2e 堆棧(容量高達128 GB)、以及提供全新的TSV解決方案。

到第 6 代,新封裝將擁有更大的掩模版面積,以集成更多的小芯片和更多的 DRAM 封裝。

台積電打響先進封裝“攻堅戰”

接着,余振華介紹了台積電3D芯片堆棧——SoIC。按照規劃,台積電在CoW方面正在開發N7-on-N7和N5-on-N5等;WoW方面,台積電則在開發Logic-on-DTC(Deep Trench Capacitor)。

台積電打響先進封裝“攻堅戰”

此外,台積電也公布了其SoIC研發進度。當前,CoW和WoW都為N7/N6工藝,預計明年將會實現基於N5工藝。

台積電打響先進封裝“攻堅戰”

會上,還透露了台積電芯片互連路線圖,預計將於2035年前實現1μm以內的SoIC互連。

台積電打響先進封裝“攻堅戰”

在介紹完了封裝技術外,余振華還介紹了台積電的全新異構集成技術,包括現金的熱解決方案和硅光集成。

余振華最後總結了以下三點內容:

1.台積電 3D FabricTM技術平台將繼續擴大封裝規模,減少3D堆疊互連密度,從而提升功耗表現。

2.利用3D Fabric集成創新的SiPh組件 (COUPE) 可進一步增強系統性能;

3.新的微型冷卻系統-ISMC和DWC也可以解決熱能瓶頸,以實現更多的3D堆疊。

先進封裝未來可期

近日,中國台灣工業技術研究院研究總監楊銳預測,台積電將再主導芯片製造行業五年,此後3D封裝將成為主要工藝挑戰。

其實,除了台積電之外,英特爾和AMD均在本次大會上提到了3D封裝技術。此外,另一家行業巨頭三星同樣也在加強部署3D封裝技術。為何3D封裝技術會成為行業巨頭們“不約而同”的選擇?

在過去的十年裡,各種計算工作量發展迅速,但摩爾定律卻面臨著失效的風險。面對更多樣化的計算應用需求,為了將更多的功能“擠”進同一個芯片中,先進封裝技術成為持續優化芯片性能和成本的關鍵創新路徑。

由此,也帶動了先進封裝市場的榮景。根據Yole Developpement最新的數據,2020年至2026年,先進封裝市場複合年增長率約為7.9%。到2025年,該市場營收就將突破420億美元,這幾乎是傳統封裝市場預期增長率(2.2%)的三倍。

台積電打響先進封裝“攻堅戰”

其中,3D封裝在集成度、性能、功耗等方面更具優勢,同時設計自由度更高,開發時間更短,是各封裝技術中最具發展前景的一種。當前,隨着高效能運算、人工智能等應用興起,加上TSV技術愈來愈成熟,可以看到越來越多的 CPU、GPU 和存儲器開始採用3D 封裝。

根據Yole、集微諮詢綜合整理,按晶圓數量(摺合12英寸)來看, 2019 年約 2900 萬片晶圓採用先進封裝, 這一數字到 2025 年增長為 4300 萬片,複合年均增長率為 7%。其中倒裝技術佔比最高,晶圓數量達3072萬片,3D 封裝增速最快,CAGR 約為 25%。

台積電打響先進封裝“攻堅戰”

總結:隨着行業巨頭的湧入和超前布局,3D先進封裝的未來已逐漸明朗。“后摩爾時代”,先進封裝技術的未來值得期待。

(0)
上一篇 2021-08-25 16:21
下一篇 2021-08-25 16:22

相关推荐