2nm製程全球爭奪戰升級！6月16日，台積電首度公布2nm先進製程，將採用GAAFET全環繞柵極晶體管技術，預計2025量產。台積電殺手鐧來了：2nm先進製程首亮相。
6月16日，台積電在2022年度北美技術論壇上，官宣將推出下一代先進製程N2，也就是2nm製程。
2nm來了，終結FinFET
一直以來，包括7nm、5nm在內的芯片製程都採用的是FinFET晶體管技術。
要知道，半導體行業進步的背後有着一條金科玉律，那就是‘摩爾定律’。
摩爾定律表明：每隔 18~24 個月，封裝在微芯片上的晶體管數量便會增加一倍，芯片的性能也會隨之翻一番。
當FinFET結構走到了無法突破物理極限的時候，對新的晶體管技術提出了需求。
也就是說，GAA （gate-all-around，簡稱 GAA） 架構的出現再次拯救了摩爾定律。
據稱，台積電N2將使用GAAFET（全環繞柵極晶體管）技術，於2025年開始量產。N2在性能、功效上有明顯提升，不過晶體管密度在2025年的時代背景中可能顯得提升效果不大。
作為全新的芯片製作工藝平台，N2製程的核心創新在於兩點：納米片電晶體管（Nanosheet）與背面配電線路（backside power rail）。此兩點都是為了提高單位能耗中芯片性能而設計的。
台積電的‘全環繞柵極式納米片電晶體管’（GAA nanosheet transistors），晶體管的通道在所有四個側面都被柵極包圍，從而減少了電能泄漏。這在當下晶體管體積越發接近原子體積時，將會越來越突出。
而且台積電‘環繞柵極式納米片電晶體管’的通道可以加寬以增加驅動電流並提高性能，也可以縮小以最大限度地降低功耗和成本。
為了給這些‘納米片電晶體管’提供足夠的電能而且避免漏電損耗，台積電的N2製程使用背面配電線路（backside power rail）。台積電認為這是在‘後段布線製程工序’（BEOL） 中克服電阻的最佳解決方案的一種。
工序上做出如此改進后，在同等能耗和複雜度下，N2的性能比N3高10%-15%。在相同速度和單位面積晶體管平均數目下，N2的能耗比N3低25%-30%。
在微觀結構上，N2採用納米片電晶體（Nanosheet），取代FinFET（鰭式場效應晶體管），外界普遍認為，納米片電晶體就是台積電版的GAAFET。
根據這些數據，權威硬件新聞網站Tom‘s Hardware的報道者表示，總體來看，N2的全世代製程較之前有明顯的性能和耗電改觀。但就芯片的單位面積晶體管密度而言，N2相較於N3，並沒有N3相較於N5的進步程度。
所以N2製程的亮眼程度或許不如預期中驚艷。
台積電稱將在各種產品上應用N2製程，例如移動設備SoC（集成系統芯片）、高性能CPU與顯卡等。
而且台積電還提到了‘小芯片集成’，業界猜測很多使用N2製程的產品，也會使用多塊小芯片的打包版來降本增效。
據稱台積電將會在2025年下半年開始大規模使用N2製程上量生產芯片。考慮到當代半導體生產周期，商用的2納米芯片將會在2025年晚期或者2026年初在市面上出現。
在此之前，台積電將會使用有N3E、N3P和N3X等3納米製程的改進版生產芯片。
ASML業界最強光刻機加持
除了公布2nm先進製程，台積電會議上還宣布，將在2024年，引進ASML（阿斯麥）下一代最先進的光刻機。
此光刻機為‘高數值孔徑極紫外’（High-NA EUV）光刻機。
此前，英特爾在2021年7月公布的公司最新路線圖會議上，提到自家也將擁有阿斯麥下一代業界最強光刻機。
這台光刻機型號為High-NA量產型EUV光刻機EXE：5200，將採用不同的鏡頭系統，NA更大。
據阿斯麥發言人稱，更高的光刻分辨率將允許芯片縮小1.7倍，同時密度增加2.9倍。未來比3nm更先進的工藝，將極度依賴高NA EUV光刻機。
作為製造芯片最先進的設備，光刻機的先進程度等直接決定了芯片的製程工藝。
目前來看，荷蘭的ASML幾乎壟斷了世界上的高端光刻機，且產量非常少，價格貴。
自2017年ASML第一台量產的EUV光刻機正式推出以來，三星的7nm/5nm工藝，台積電的第二代7nm工藝和5nm工藝的量產都是依賴於0.55數值孔徑的EUV光刻機來進行生產。
老牌半導體經銷商智融科技的高管Dan Hutcheson稱，‘High-NA EUV光刻機是芯片製造業的下一個重大創新突破，擁有者將會引領行業。’
台積電負責研發的高級副總裁米玉傑稱：‘2024年的此引進，將會用來開發相關基礎設施與類型工藝，以求推動能滿足顧客的創新’。不過他沒提到買來機器后何時正式在芯片製程中使用。
而英特爾是已經宣布了自己才是全世界第一家會收到阿斯麥供貨的芯片廠，2025年就會開始啟用此光刻機造芯片。
1nm，未來可期
1987年成立，35年的時間，台積電從名不見經傳成長為晶圓代工‘一哥’，甚至一度成為全球市值最高半導體企業。
近年來，我們看到了台積電不斷將工藝的先進製程推向更高點，7nm，5nm，3nm，2nm，1nm．．．
台積電在先進製程方面可謂是一騎絕塵。
2020年，5nm量產。3nm，台積電一隻獨秀。2nm預計在2025生產。
在2021年年底，台積電正式提出2nm以及後續1nm的工廠擴建計劃。預計總投資金額將高達8000億至1萬億新台幣（約1840-2300億元），佔地近100萬平方米。
另外，台積電1nm研發也取得了一些進展。
在2021年，台大與台積電、美國麻省理工學院合作研究發現二維材料結合‘半金屬鉍（Bi）’能達極低電阻，接近量子極限。
這項研究成果由台大電機系暨光電所教授吳志毅，與台灣積體電路和MIT研究團隊共同完成，已在國際期刊Nature上發表，有助實現半導體1nm以下製程挑戰。
可以說，台積電1nm也是未來可期。
那麼，當前各家在先進製程之爭上怎麼樣了？
‘三巨頭’先進製程之爭
台積電，與英特爾、三星並稱半導體製造業‘三巨頭’。在芯片製程逐漸縮小的路上，三大巨頭你追我趕。
2015年，14nm時代開始，成為芯片製程發展的一個分水嶺，而聯電卻在此止步。
到了2017年步入10nm時代，英特爾卻死死地卡在10nm上，導致i5和i7處理器由於良率問題而遲遲無法交貨。
緊接着7nm的到來，英特爾還是無法實現突破，同時美國另一家芯片代工巨頭格芯也是在7納米製程中倒下。
2020年，製程開始進入5nm時代，只有三星和台積電可以一拼。
當英特爾終於宣布恢復兩年的研發周期之時，三星和台積電早已把5nm量產提上了日程。
要知道，目前公開稱有5nm芯片製造能力的只有台積電和三星兩家。
而真正第一款出貨的5nm芯片，是蘋果2020年秋季發布會上首次公布的A14仿生芯片，這款SoC的晶體管數量達到118億個。
而第二款用上5nm芯片的則是集成153億個晶體管的華為麒麟9000。
這兩款芯片都是台積電代工生產的，並且採用的是FinFET架構。
台積電5nm雖然已經量產，但產能還是很有限，還在持續提升中。
當台積電在2nm研發上切入GAAFET（環繞柵極晶體管）技術時，其競爭對手三星則早在2年前其揭露3nm技術工藝時，就宣布從FinFET轉向GAA，並‘大放厥詞’：2030年要超過台積電，取得全球芯片代工龍頭地位。
這也算是為兩家企業2-3nm製程的市場之戰吹響了號角。
為了搶在台積電之前完成3nm的研發，三星的芯片製造工藝由5nm直接上升到3nm，4nm則直接跳過。
在台積電和三星都在抓緊研發2nm的同時，藍色巨人首次放出一顆核彈。
也許許多人忘了，IBM也曾是一家大牌的芯片製造商。就在2021年5月，這家公司首次對外公布全球第一個2nm芯片，僅有指甲蓋大小。
那麼英特爾呢？2021年下半年，英特爾不甘落後，也宣布了自己的全新路線圖，並為芯片製程重新命名：Intel 7，Intel 4，Intel 3，Intel 20A。
這家公司還公布，將於2024年上半年推出的Intel 20A會成為製程技術的又一個分水嶺。它擁有兩大開創性技術——RibbonFET的全新晶體管架構，名為PowerVia的史無前例的創新技術，可優化電能傳輸。
不管怎麼說，英特爾成了小弟，台積電成為真正的代工大哥。
台積電，三星、英特爾對最先進製程的追趕，正是想要在世界先進製程領域一決高下。
參考資料：
https：//www.tomshardware.com/news/tsmc-reveals-2nm-fabrication-process
https：//www.reuters.com/technology/tsmc-says-it-will-have-advanced-asml-chipmaking-tool-2024-2022-06-16/
https：//www.anandtech.com/show/17452/tsmc-readies-five-3nm-process-technologies-with-finflex
https：//www.elecfans.com/news/1783961.html