2020 年 9 月 25 日，AMD 介紹了一項獨特的處理器專利，特點是在 I/O 芯片上垂直堆疊了機器學習（ML）加速器。這意味着 AMD 可能正在準備基於數據中心的片上系統（SoC），並在其中整合現場可編輯門陣列（FPGA）或專用的 GPU 加速器。此前，該公司已在銳龍 R7-5800X3D 桌面處理器上嘗試過 3D V-Cache，但這項技術可能很快推廣到其它領域。
（via WCCFTech）
雖然除了 3D 堆疊緩存之外，我們不大可能在消費級市場上看到整合其它類型加速器的 AMD SoC 。
但由《直連型機器學習加速器》的專利描述可知，該技術主要由一個 FGPA 或計算 GPU 組成，用於處理堆疊在專用加速器相連的 IO 小芯片上的機器學習工作負載。
通常情況下，機器學習工作多在數據中心開展。而 AMD 的新技術，有望極大地加速運算，而無需在硬件系統中結合使用昂貴的定製芯片，其它優勢還包括更高的能源效率、傳輸速率、以及豐富的功能擴展。
當然，AMD 在一年半前宣布收購 Xilinx 的時候，就已經有人猜到了這一天。由 3 月下旬公布的信息可知，這項新專利的署名人為 AMD 研究員 Maxim V. Kazakov 。如果進展順利，我們或於 2023 年見到相關產品。
目前 AMD 正在開發代號為 Genoa 和 Bergamo 的霄龍（EPYC）服務器處理器，推測該公司很可能在 EPYC 產品線上，嘗試集成機器學習加速器的 AI 處理器設計。
考慮到 Genoa 和 Bergamo 處理器的使用場景，整合垂直堆疊的 ML 加速器，確實有助於提升性能與功能體驗。但隨之而來的，很可能是功率的暴漲。
據說該公司的第五代 EPYC Turin 產品線具備 600W 的可配置熱設計功耗（cTDP），直接較當前的 EPYC 7003 Milan CPU 翻番，且 SP5 新平台可提供 700W 的瞬時峰值功率。
此外基於已公開的文本內容，AMD 還給自己留下了相當大的靈活變通的空間。比如通用 / 專用處理器、常規的 CPU / GPU / ML 處理器、DSP / ASIC / FPGA，以及其它類型的集成電路（IC）。
更重要的是，AMD 可藉助處理器后的硬件描述語言（HDL）指令和 netlists 等中間數據來製造，而這些指令集能夠存儲在可被計算機讀取的介質上。
相信在 Xilinx 技術的加持下，AMD 最終可提供以計算為中心的 CPU、強大的 FPGA 設計、Pensando 可編程處理器系列、以及可靠的 x86 微架構。
至於多芯片設計，AMD 已經在 Infinity Fabric 互聯技術上相當精進。對於企業客戶來說，垂直堆疊技術還可為數據中心處理器帶來更豐富的選項。
比如將面向數據中心的多瓦片 APU 和基於台積電 N4X 性能節點製造的處理器拼接到一起，並藉助 GPU / FPGA 加速器、以及優化的增強型 N3E 工藝技術來進一步完善。
綜上所述，AMD 將在未來產品線中更普遍地整合加速器，通過站在行業風口的最前沿，為數據中心客戶提供更加多樣化的產品組合。